Apprentissage Automatique pour Améliorer la Qualité et la Précision du Diagnostic de Fautes dans les Mémoires // Machine Learning to Improve the Quality and Accuracy of Memory Fault Diagnosis

Les systèmes électroniques d'aujourd'hui sont composés de systèmes sur puce (SoC) complexes constitués de blocs hétérogènes comprenant des mémoires (qui peuvent représenter jusqu'à 90% de la surface du SoC), des circuits numériques, des circuits analogiques et mixtes, etc. Pour vérifier leur bon fonctionnement, les SoCs passent par un flot de test complet (fonctionnel, structurel, paramétrique, etc.) en fin de process de fabrication. L'objectif est d'atteindre un taux de puces défectueuses par million (DPPM) proche de zéro (à titre d'exemple, ce taux est de 1 DPPM dans le secteur automobile). Malheureusement, les imperfections du processus de fabrication peuvent introduire des défauts systématiques, notamment lorsque les premiers circuits sont produits alors que le process de fabrication n'est pas encore mature. L'identification de ces défauts pour la correction du process de fabrication nécessitent des techniques de diagnostic efficaces. L'objectif du diagnostic est donc d'extraire des informations à partir des données de test afin d'identifier la nature et les causes des défauts observés.
Les SoCs défectueux à l'issue du process de fabrication font l'objet d'un diagnostic logique pour localiser le défaut, puis d'une analyse de défaillance physique (PFA) pour caractériser ce défaut. Le diagnostic logique est une méthode logicielle qui analyse les tests appliqués, les réponses fournies par l'équipement de test (ATE) et la netlist (éventuellement avec des informations de configuration) pour produire une liste de candidats qui représentent les emplacements et types possibles de défauts dans le circuit défectueux. La qualité du résultat d'un diagnostic est généralement évaluée en fonction de deux paramètres : la précision et la résolution. Un diagnostic est précis si le défaut réel est inclus dans la liste des candidats potentiels (suspects) identifiés. La résolution fait référence au nombre total de suspects pour chaque défaut réel. Un diagnostic précis avec une résolution parfaite (c'est-à-dire un seul candidat) est le cas idéal. Le diagnostic est ensuite suivi d'une PFA, un processus permettant d'exposer physiquement le défaut afin de caractériser le mécanisme de défaillance. En raison du coût élevé et de la nature destructrice de la PFA, la résolution du diagnostic est d'une importance cruciale.
Historiquement, les approches conventionnelles basées sur des analyses de cause-effet ou d'effet-cause étaient utilisées dans l'industrie pour le diagnostic de défauts. Cependant, avec l'avènement et les nombreuses applications possibles qu'offre l'apprentissage automatique ces dernières années, les techniques basées sur l'apprentissage se sont révélées très utiles pour le diagnostic. Le principal avantage de ces techniques de diagnostic basées sur l'apprentissage est qu'elles peuvent traiter une quantité considérable de données de test pertinentes, qui ne pourraient pas être exploitées efficacement autrement, dans un laps de temps raisonnable.
Un large éventail de solutions basées sur l'apprentissage supervisé, non supervisé et par renforcement a été proposé au cours des dix dernières années. Ces solutions peuvent être utilisées pour le diagnostic de défauts dans les circuits numériques, dans les circuits ou parties analogiques de SoCs, ou encore pour le diagnostic de pannes au niveau carte électronique. En revanche, l'utilisation de techniques d'apprentissage automatique pour le diagnostic de défauts dans les mémoires n'a jamais été utilisée à ce jour.
L'objectif de ce projet de thèse est de développer une ou plusieurs méthodes originales de diagnostic de fautes dédiée aux mémoires embarquées non-volatiles de type SRAM, en faisant appel à des techniques d'apprentissage automatique. Les résultats obtenus seront comparés à ceux que l'on peut obtenir avec des techniques de diagnostic mémoire classiques de type cause à effet (« signature-based diagnosis ») ou effet à cause (« history-based diagnosis »).
------------------------------------------------------------------------------------------------------------------------------------------------------------------------
------------------------------------------------------------------------------------------------------------------------------------------------------------------------

Today's electronic systems are composed of complex systems on chip (SoC) made up of heterogeneous blocks including memories (which can represent up to 90% of the area of the SoC), digital circuits, analog and mixed circuits, etc. To verify their correct functioning, the SoCs go through a complete test flow (functional, structural, parametric, etc.) at the end of the manufacturing process. The objective is to achieve a rate of defective chips per million (DPPM) close to zero (for example, this rate is 1 DPPM in the automotive sector). Unfortunately, imperfections in the manufacturing process can introduce systematic defects, particularly when the first circuits are produced while the manufacturing process is not yet mature. The identification of these defects for the correction of the manufacturing process requires effective diagnostic techniques. The objective of diagnosis is therefore to extract information from test data in order to identify the nature and causes of the observed defects.
Defective SoCs at the end of the manufacturing process are subject to a logical diagnosis to locate the fault, then a physical failure analysis (PFA) to characterize this fault. Logic diagnostic is a software method that analyzes the applied tests, the responses provided by the test equipment (ATE), and the netlist (possibly with configuration information) to produce a list of candidates that represent possible locations and types of faults in the faulty circuit. The quality of a diagnostic result is generally evaluated based on two parameters: precision and resolution. A diagnosis is accurate if the actual defect is included in the list of potential candidates (suspects) identified. Resolution refers to the total number of suspects for each actual defect. An accurate diagnosis with perfect resolution (i.e., a single candidate) is the ideal case. The diagnosis is then followed by a PFA, a process to physically expose the fault in order to characterize the failure mechanism. Due to the high cost and destructive nature of AFP, diagnostic resolution is of critical importance.
Historically, conventional approaches based on cause-effect or effect-cause analyzes were used in industry for fault diagnosis. However, with the advent and many possible applications of machine learning in recent years, learning-based techniques have proven to be very useful for diagnosis. The main advantage of these learning-based diagnostic techniques is that they can process a considerable amount of relevant test data, which could not otherwise be efficiently leveraged, in a reasonable amount of time.
A wide range of solutions based on supervised, unsupervised and reinforcement learning have been proposed over the last ten years. These solutions can be used for the diagnosis of faults in digital circuits, in analog circuits or parts of SoCs, or even for the diagnosis of faults at the board level. On the other hand, the use of machine learning techniques for the diagnosis of faults in memories has never been used to date.
The objective of this thesis project is to develop one or more original fault diagnosis methods dedicated to non-volatile embedded memories of the SRAM type, using machine learning techniques. The results obtained will be compared to those that can be obtained with traditional memory diagnostic techniques based on cause-effect (“signature-based diagnosis”) or effect-cause (“history-based diagnosis”) analysis.
------------------------------------------------------------------------------------------------------------------------------------------------------------------------
------------------------------------------------------------------------------------------------------------------------------------------------------------------------

Début de la thèse : 01/10/2025

Public funding alone (i.e. government, region, European, international organization research grant)

Concours pour un contrat doctoral

Université de Montpellier

166 I2S - Information, Structures, Systèmes

Ingénieur / Master en électronique Compétences en conception et test des circuits intégrés et en programmation (ML)
Engineer / Master in electronics Integrated circuit design and testing and programming (ML) skills