Matériaux SCO&FE par ALD pour les transistors FeFET // SCO&FE ALD materials for FeFET transistors

Le Transistor à effet de champ ferroélectriques FeFET est un composant mémoire haute densité adapté aux configurations 3D-DRAM. Le concept FeFET combine l’utilisation des oxydes semi-conducteurs comme matériau de canal et des oxydes métalliques ferroélectriques FE comme grille de transistor [1, 2, 3]. Le dépôt de couches atomiques ALD de matériaux SCO et FE à très faible épaisseur (<10 nm) et à basse température (<300°C) est particulièrement adapté aux structures 3D-DRAM compatibles BEOL.
Le projet de thèse se focalise sur le développement de couches SCO à base d'indium à mobilité ultra-élevée (>10 cm2.Vs) ; ultra-minces (<5 nm) et ultra-conformes (rapport d'aspect 1:10). Le doctorant bénéficiera du riche environnement technique de la salle blanche 300/200 mm du CEA-LETI et de la plateforme de nano-caractérisation (analyses physico-chimiques, structurales et microscopiques, mesures électriques).
Les développements porteront sur les points suivants :
1-Comparaison de couches SCO (IGZO Indium Gallium Zinc Oxide) fabriquées par techniques ALD et PVD : mise en œuvre de techniques de mesures et de véhicules de test adaptés
2-Caractérisation intrinsèque et électrique des couches ALD-SCO (IWO, IGZO, InO) et ALD-EF (HZO) : stœchiométrie, structure, résistivité, mobilité….
3-Co-intégration de couches ALD-SCO et ALD-FE pour structures FeFET 3D verticales et horizontales



[1]10.35848/1347-4065/ac3d0e
[2]https://doi.org/10.1109/TED.2023.3242633
[3]https://doi.org/10.1021/acs.chemmater.3c02223


------------------------------------------------------------------------------------------------------------------------------------------------------------------------
------------------------------------------------------------------------------------------------------------------------------------------------------------------------

Ferroelectric Field Effect Transistors FeFET is a valuable high-density memory component suitable for 3D DRAM. FeFET concept combines oxide semiconductors SCO as canal material and ferroelectric metal oxides FE as transistor gate [2, 3]. Atomic layer deposition ALD of SCO and FE materials at ultrathin thickness level (<10 nm) and low temperature (<300°C) are highly suitable for BEOL 3D DRAM structures.
The thesis project emphasis on the development of indium-based SCO layers with ultra-high mobility (>10 cm2.Vs); ultrathin (<5nm) and ultra-conformal (aspect ratio 1:10). The PhD student will beneficiate from the rich technical environment of the 300/200mm CEA-LETI clean-room and the nano-characterization platform (physico-chemical, structural and microscopy analysis, electrical measurements).
The developments will focus on the following items:
1-Comparison of SCO layers (IGZO Indium Gallium Zinc Oxide) fabricated using ALD and PVD techniques: implementation of adapted mesurements techniques and test vehicles
2-Intrinsec and electrical characterization of ALD-SCO (IWO, IGZO, InO) and ALD-EF (HZO) layers: stoichiometry, structure, resistivity, mobility….
3-Co-integration of ALD-SCO and ALD-FE layers for vertical and horizontal 3D FeFET structures



[1]10.35848/1347-4065/ac3d0e
[2]https://doi.org/10.1109/TED.2023.3242633
[3]https://doi.org/10.1021/acs.chemmater.3c02223


------------------------------------------------------------------------------------------------------------------------------------------------------------------------
------------------------------------------------------------------------------------------------------------------------------------------------------------------------

Pôle fr : Direction de la Recherche Technologique
Pôle en : Technological Research
Département : Département des Plateformes Technologiques (LETI)
Service : Service des procédés de Dépôts
Laboratoire : Laboratoire
Date de début souhaitée : 01-10-2025
Directeur de thèse : BORREL Julien
Organisme : CEA
Laboratoire : DRT/DCOS//LDMC

Public/private mixed funding

Pôle fr : Direction de la Recherche Technologique
Pôle en : Technological Research
Département : Département des Plateformes Technologiques (LETI)
Service : Service des procédés de Dépôts

Ingénieur ou M2 matériaux et instrumentation, microélectronique