Optimisation du processus de microfabrication de micropiliers pour le Fan-Out Wafer Level Packaging (FOWLP)

Contexte :

Les technologies de packaging avancées sont cruciales pour l'évolution de la microélectronique, améliorant les performances grâce à l'intégration hétérogène. Les méthodes traditionnelles peinent à répondre aux exigences de l'informatique haute performance, de l'IA, de l'aérospatiale et de la défense. Avec la demande croissante pour l’intégration hétérogène multi-puces utilisant la configuration avancée du Fan-Out Wafer-Level Packaging (FOWLP), il y a un grand intérêt à réduire le pas d’interconnexion die-to-wafer, puiqu’un pas ultrafin permet des circuits plus simples et plus efficaces, réduisant ainsi la consommation d’énergie et la complexité de conception. Cependant, la réduction de la taille de microbilles de soudures à un tel pas pose de nouveaux défis, notammentent en termes de force thermomécanique, de résistance à l’électromigration et de contrôle des déformations. De plus, un défi majeur dans les processus FOWLP multi-puces est d’assurer une haute précision de placement des puces pendant le procédé d’assemblage flip-chip die-to-wafer (D2W), car les positions des microbilles (contact-pad) doivent correspondre aux masques de la couche de redistribution (RDL). Nous proposons donc ce projet de thèse visant à développer des interconnexions verticales à haute densité (pas < 30 μm) compatibles avec un environnement industriel d’assemblage D2W pour l’intégration hétérogène de multi-puces.

Sujet : Cette thèse vise à concevoir un procédé de fabrication avancé pour créer des micro-bosses de soudure hétérogènes, ductiles et à pas fin, qui sont essentielles pour l’assemblage flip-chip de puces actives sur des wafers reconstitués. La personne retenue sera chargé de: (i) réaliser une revue de littérature sur la fabrication des microbilles de soudures, en se concentrant spécifiquement sur les exigences pour produire des micropillars Cu/Ag/Sn ultrafins ; (ii) optimiser les processus de microfabrication pour définir les motifs des micropiliers dans la salle blanche, incluant des techniques de lithographie, d’alignement et d’exposition précises ; (iii) optimiser les paramètres de l’électro placage pour créer des micropilliers à pas fin ; (iv) développer les conditions du procédé d’assemblage par thermocompression TCB-D2W (pression, température de la tête et du substrat) adaptées à la structure unique des micropilliers (v) réaliser des caractérisations morphologiques pour mesurer et analyser l’uniformité et la qualité des micropilliers sur différentes sections des wafers. À la fin de cette thèse, l’étudiant(e) aura établi(e) un nouveau type d’interconnexion conforme pour améliorer l’intégrité des systèmes microélectroniques avancés.

Environnement de travail :

Le projet sera réalisé sous la codirection du  P^r Dominique Drouin. La personne retenue interagira régulièrement avec tous les collaborateurs, mais exécutera la vaste majorité des travaux au 3IT. En outre, le projet inclura des échanges fructueux avec notre partenaire industriel, IBM, enrichissant ainsi l'expérience par des perspectives industrielles et des applications concrètes des recherches menées. L'individus profitera d'un cadre de recherche exceptionnel où étudiants, professionnels, enseignants et industriels collaborent étroitement au développement des technologies du futur.

Profil recherché :
• Spécialisation en nanotechnologie, chimie, physique ou science des matériaux
• Forte capacité d’adaptation, d’autonomie et de travail en équipe
• Goût prononcé pour la conception, le travail expérimental en salle blanche, la recherche et le développement
• Atouts : connaissances en micro-nanofabrication, l’assemblage et l’encapsulation de puces électronique