Où docteurs et entreprises se rencontrent
Menu
Connexion

Vous avez déjà un compte ?

Nouvel utilisateur ?

Sondage de circuits intégrés par faisceau électronique // eBeam Probing

ABG-127138 Sujet de Thèse
23/11/2024 Financement public/privé
CEA Université Grenoble Alpes Laboratoire de Tests de Sécurité & leurs Outils
Grenoble
Sondage de circuits intégrés par faisceau électronique // eBeam Probing
  • Science de la donnée (stockage, sécurité, mesure, analyse)
Cybersécurité : hardware et software / Défis technologiques / Electronique et microélectronique - Optoélectronique / Sciences pour l’ingénieur

Description du sujet

La conception des circuits intégrés nécessite, en fin de chaîne, des outils d'édition de circuit et d'analyse de défaillance. Parmi ces outils, le sondage de niveaux de potentiels électriques par utilisation d'un faisceau électronique disponible dans un MEB (Microscope Electronique à Balayage) permet de connaitre le signal électrique présent dans une zone du circuit, cette zone pouvant être un niveau de métal ou un transistor. Cette technique de sondage électronique a été très utilisée dans les années 90, puis partiellement abandonnée malgré quelques publications récurrentes sur cette technique. Les dernières années ont remis au gout du jour cette technique par utilisation de la face arrière du composant, le sondage se faisant via le substrat de silicium et l'accès aux zones actives du composant.
Ces outils de débogage et d'analyse de défaillance sont aussi des outils pour attaquer les circuits intégrés. Ce sujet de thèse s'inscrit dans le cadre de la cybersécurité matérielle et notamment des risques liés aux attaques dites invasives. Le doctorant mettra en œuvre cette technique de sondage par faisceau électronique sur des MEB commerciaux et dans des conditions d'utilisation propre à la cybersécurité. Il sera envisagé différentes techniques pour améliorer les signaux sondés, pour comprendre les risques et se prémunir de leur exploitation, notamment par l'utilisation et le détournement d'un MEB de table qui rendrait l'attaque "low-cost".

------------------------------------------------------------------------------------------------------------------------------------------------------------------------
------------------------------------------------------------------------------------------------------------------------------------------------------------------------

The design of integrated circuits requires, at the end of the chain, circuit editing and failure analysis tools. One of these tools is the probing of electrical potential levels using an electron beam available in a SEM (Scanning Electron Microscope) to determine the electrical signal present in an area of the circuit, which may be a metal level or a transistor. This electronic probing technique was widely used in the 90s, and then partially abandoned despite a few recurrent publications on the technique. In recent years, this technique has been revived by using the backside of the component, probing via the silicon substrate and accessing the active areas of the component.
These debugging and failure analysis tools are also tools for attacking integrated circuits. This thesis topic falls within the scope of hardware cybersecurity and so-called invasive attacks. The PhD student will implement this electron beam probing technique on commercial SEMs and under conditions of use specific to cybersecurity. Various techniques will be considered to improve the probed signals and their use.

------------------------------------------------------------------------------------------------------------------------------------------------------------------------
------------------------------------------------------------------------------------------------------------------------------------------------------------------------

Pôle fr : Direction de la Recherche Technologique
Pôle en : Technological Research
Département : Département Systèmes (LETI)
Service : Service Sécurité des Systèmes Electroniques et des Composants
Laboratoire : Laboratoire de Tests de Sécurité & leurs Outils
Date de début souhaitée : 01-10-2025
Ecole doctorale : Electronique, Electrotechnique, Automatique, Traitement du Signal (EEATS)
Directeur de thèse : Clédière Jessy
Organisme : CEA
Laboratoire : DRT/DSYS/SSSEC/LTSO
URL : https://www.leti-cea.fr/cea-tech/leti/Pages/recherche-appliquee/plateformes/plateforme-systemes-cyber-physiques.aspx

Nature du financement

Financement public/privé

Précisions sur le financement

Présentation établissement et labo d'accueil

CEA Université Grenoble Alpes Laboratoire de Tests de Sécurité & leurs Outils

Pôle fr : Direction de la Recherche Technologique
Pôle en : Technological Research
Département : Département Systèmes (LETI)
Service : Service Sécurité des Systèmes Electroniques et des Composants

Profil du candidat

Partager via
Postuler
Fermer

Vous avez déjà un compte ?

Nouvel utilisateur ?