Modélisation physique d’une attaque laser sur FD-SOI en vue de la sécurisation des cellules standard du nœud FD-SOI 10 nm // Laser Fault Injection Physical Modelling in FD-SOI technologies: toward security at standard cells level on FD-SOI 10 nm node

La cybersécurité de nos infrastructures est un maillon essentiel à la transition numérique qui s’opère et la sécurité doit être assurée sur l’ensemble de la chaîne. Les couches basses, matérielles, s’appuient sur du composants microélectroniques assurant les fonctions essentielles pour l’intégrité, la confidentialité et la disponibilité des informations traitées.
Le matériel assurant des fonctions de sécurité peut être soumis à des attaques physiques, utilisant les propriétés du matériel. Certaines de ces attaques sont plus directement liées que d’autres aux caractéristiques physiques des technologies silicium utilisées pour la fabrication des composants. Parmi celles-ci, les attaques utilisant un laser impulsionnel dans l’infra rouge proche est la plus puissante par sa précision et sa répétabilité. Il convient donc de protéger les composants vis-à-vis de cette menace. En sécurité, le développement des protections (on parle aussi de contremesures) est possible quand la menace est modélisée. Si l’effet d’un tir laser dans les technologies bulk traditionnelles est bien modélisé, il ne l’est pas encore suffisamment dans les technologies FD-SOI (une seule publication). Nous savons aujourd’hui que le FD-SOI a une sensibilité moindre à un tir laser, et cela doit s’expliquer par un modèle physique sensiblement différent de celui effectif sur bulk. Or les systèmes embarqués susceptibles d’être visés par des attaques malveillantes (contexte IoT, Bancaire, Idendité etc…) sont aujourd’hui portés sur les technologies FD-SOI. Il devient donc essentiel de consolider la modélisation physique de l’effet d’un tir laser sur un transistor et sur des cellules standard (standard cells : inverseur, NAND, NOR, Flip-Flop, SRAM…). Nous proposons d’allier l’expérimental à une approche TCAD permettant une compréhension fine des effets mis en jeu lors d’un tir laser impulsionnel dans le FD-SOI. Un modèle compact d’un transistor FD-SOI sous impulsion laser sera déduit de cette phase de modélisation physique.
Ce modèle compact sera ensuite injecté dans un design de cellules standards. Cette approche a deux objectifs : porter la modélisation de l’effet d’un tir laser au niveau de design de cellules standards (absolument centrales dans les circuits numériques pour la sécurité). Des données expérimentales (existantes et générées par le doctorant) permettront de valider le modèle à ce niveau d’abstraction. Enfin, et surtout, cette modélisation fine permettra de proposer des designs de cellules standards en technologie FD-SOI 10nm, intrinsèquement sécurisées vis-à-vis d’un tir laser impulsionnel. Cela sera rendu possible par l’exploitation des propriétés de sécurité des technologies FD-SOI.

Contacts: romain.wacquez@cea.fr, jean-frederic.christmann@cea.fr, sebastien.martinie@cea.fr,




------------------------------------------------------------------------------------------------------------------------------------------------------------------------
------------------------------------------------------------------------------------------------------------------------------------------------------------------------

The cybersecurity of our infrastructures is at the very heart in the digital transition on-going, and security must be ensured throughout the entire chain. At the root of trust lies the hardware, integrated circuits providing essential functions for the integrity, confidentiality and availability of processed information.
But hardware is vulnerable to physical attacks, and defence has to be organised. Among these attacks, some are more tightly coupled to the physical characteristics of the silicon technologies. An attack using a pulsed laser in the near infrared is one of them and is the most powerful in terms of accuracy and repeatability. Components must therefore be protected against this threat.
As the FD-SOI is now widely deployed in embedded systems (health, automotive, connectivity, banking, smart industry, identity, etc.) where security is required. FD-SOI technologies have promising security properties as being studied as less sensitive to a laser fault attack. But while the effect of a laser fault attack in traditional bulk technologies is well handled, deeper studies on the sensitivity of FD-SOI technologies has to be done in order to reach a comprehensive model. Indeed, the path to security in hardware comes with the modelling of the vulnerabilities, at the transistor level and extend it up to the standard cells level (inverter, NAND, NOR, Flip-Flop) and SRAM. First a TCAD simulation will be used for a deeper investigation on the effect of a laser pulse on a FD-SOI transistor. A compact model of an FD-SOI transistor under laser pulse will be deduced from this physical modelling phase. This compact model will then be injected into various standard cell designs, for two different objectives: a/ to bring the modelling of the effect of a laser shot to the level of standard cell design (where the analog behaviour of a photocurrent becomes digital) b/ to propose standard cell designs in FD-SOI 10nm technology, intrinsically secure against laser pulse injection. Experimental data (existing and generated by the PhD student) will be used to validate the models at different stages (transistor, standard cells and more complex circuits on ASIC).
Ce sujet de thèse est interdisciplinaire, entre conception microélectronique, simulation TCAD et simulation SPICE, tests de sécurité des systèmes embarqués. Le candidat sera en contact/encadré avec deux équipes de recherche; conception microélectronique , simulation TCAD et sécurité des systèmes embarqués.

Contacts: romain.wacquez@cea.fr, jean-frederic.christmann@cea.fr, sebastien.martinie@cea.fr

------------------------------------------------------------------------------------------------------------------------------------------------------------------------
------------------------------------------------------------------------------------------------------------------------------------------------------------------------

Pôle fr : Direction de la Recherche Technologique
Pôle en : Technological Research
Département : Département Systèmes (LETI)
Service : Service Sécurité des Systèmes Electroniques et des Composants
Laboratoire : Laboratoire de Sécurité des COmposants
Date de début souhaitée : 01-10-2024
Ecole doctorale : Sciences, Ingénierie, Santé (EDSIS)
Directeur de thèse : CLEDIERE Jessy
Organisme : CEA
Laboratoire : DRT/DSYS/SSSEC/CESTI
URL : https://www.leti-cea.fr/cea-tech/leti/Pages/recherche-appliquee/infrastructures-de-recherche/plateforme-cybersecurite.aspx
URL : https://www.leti-cea.com/cea-tech/leti/english/Pages/Applied-Research/Facilities/integrated-circuits-design-plateform.aspx

Financement public/privé

Pôle fr : Direction de la Recherche Technologique
Pôle en : Technological Research
Département : Département Systèmes (LETI)
Service : Service Sécurité des Systèmes Electroniques et des Composants

Master degree in Microelectronics: Design, Semiconductor Physics, Hardware Security