Synapses hybrides 3D pour une IA embarquée frugale et adaptative // 3D Hybrid Synapses for Energy-Efficient and Adaptive Edge AI

Rejoignez le CEA Leti pour une aventure technologique passionnante ! Plongez dans l’univers des mémoires FeFET et des circuits intégrés conçus pour l’intelligence artificielle. Cette thèse offre l’opportunité de travailler sur un projet innovant. Si vous êtes curieux, créatif et en quête de défis, cette opportunité est faite pour vous !

Avec le développement de l’Internet des Objets (IoT) et de l’IA, l’afflux massif de données nécessite des systèmes de calcul toujours plus économes en énergie. Dans ce contexte, le calcul en mémoire ou proche de la mémoire (in/near memory computing – IMC) présente un fort potentiel.

Face aux besoins de traitement massif de données de l’IA, les mémoires non volatiles deviennent essentielles à la fois pour le stockage et le calcul. La mémoire FeFET s’impose comme une candidate très prometteuse, en particulier grâce aux technologies 3D qui permettent une densité d’intégration plus élevée.

Au cours de cette thèse, vous étudierez, concevrez et testerez des circuits et systèmes basés sur la mémoire FeFET pour des applications d’intelligence artificielle, en utilisant des approches de calcul en mémoire. Vous acquerrez une large palette de compétences allant des procédés en microélectronique à la conception analogique intégrée, en passant par les technologies d’intégration 3D, tout en répondant aux exigences spécifiques des algorithmes d’IA.

Vous collaborerez avec des équipes pluridisciplinaires pour approfondir votre compréhension des dispositifs mémoire et analyser les mesures existantes. Vous intégrerez également un laboratoire de conception intégré, aux côtés d’une équipe composée de 2 à 3 chercheurs permanents et de 1 à 3 étudiants, explorant un large éventail d’applications de recherche.
------------------------------------------------------------------------------------------------------------------------------------------------------------------------
------------------------------------------------------------------------------------------------------------------------------------------------------------------------

This PhD thesis is part of the growing field of embedded AI for the Internet of Things (IoT), where constraints in energy, area, and connectivity require rethinking the learning mechanisms of neural networks. The goal is to design neuromorphic architectures based on 3D hybrid synapses combining FeRAM and ReRAM, within an in-memory computing framework. The objective is to enable local adaptation of the model—drawing from machine learning approaches and potentially compatible with plasticity mechanisms such as STDP, VDSP, etc.—while maintaining efficient inference adapted to naturally asynchronous information. The PhD student will develop a heterogeneous memory architecture, design an appropriate local learning protocol, and implement integrated circuit demonstrators. Experimental validation on edge-relevant tasks (e.g., sensory classification) will assess power consumption, network accuracy, and adaptability. Publications and patents are expected outcomes of the thesis.
------------------------------------------------------------------------------------------------------------------------------------------------------------------------
------------------------------------------------------------------------------------------------------------------------------------------------------------------------

Pôle fr : Direction de la Recherche Technologique
Pôle en : Technological Research
Département : Département Composants Silicium (LETI)
Service : Service Caractérisation, Conception et Simulation
Laboratoire : Laboratoire des circuits intégrés pour la Gestion de l'Energie, les Capteurs et Actionneurs
Date de début souhaitée : 01-10-2025
Ecole doctorale : Electronique, Electrotechnique, Automatique, Traitement du Signal (EEATS)
Directeur de thèse : VIANELLO Elisa
Organisme : CEA
Laboratoire : DRT/DCOS//LDMC
URL : https://www.linkedin.com/in/mona-ezzadeen

Financement public/privé

Pôle fr : Direction de la Recherche Technologique
Pôle en : Technological Research
Département : Département Composants Silicium (LETI)
Service : Service Caractérisation, Conception et Simulation

Master 2 / école d'ingénieur en microelectronique