Vers un contact de base haute performance pour le transistor HBT InP pour l’application 6G // Towards a low-resistive base contact for the InP-HBT transistor
ABG-131420 | Sujet de Thèse | |
25/04/2025 | Financement public/privé |
CEA Université Grenoble Alpes Laboratoire
Grenoble
Vers un contact de base haute performance pour le transistor HBT InP pour l’application 6G // Towards a low-resistive base contact for the InP-HBT transistor
- Matériaux
Matériaux et procédés émergents pour les nanotechnologies et la microélectronique / Défis technologiques / Electronique et microélectronique - Optoélectronique / Sciences pour l’ingénieur
Description du sujet
Rejoignez le CEA LETI pour un voyage technologique passionnant ! Plongez dans le monde des transistors à base de III V
intégrés sur des circuits CMOS compatibles pour les communications 6 G du futur. Cette thèse offre l'opportunité de travailler sur un projet ambitieux,si vous êtes curieux, innovant et avide de défis, cette opportunité est parfaite pour vous !
Alors que la consommation de contenu numérique continue de croître, les systèmes de communication 6 G devront trouver plus de capacité pour supporter l'augmentation du trafic. Les nouveaux systèmes basés sur des fréquences inférieures à THZ offrent une énorme possibilité d'augmenter le débit de données, mais ils sont très difficiles à construire et à mettre au point. La construction et la maturation de l'amplificateur de puissance nécessaire à la transmission d'un signal constituent un défi de taille.
L'amplificateur de puissance nécessaire pour transmettre un signal devra offrir une puissance et une efficacité énergétique suffisantes, ce qui n'est pas possible avec la technologie actuelle sur silicium. Les HBT (transistors bipolaires à hétérojonction) à base d'InP développés sur des plateformes silicium ont l'avantage de pouvoir être utilisés dans les systèmes à base de silicium sur ded substrats silicium de grande taille ont le potentiel de répondre aux exigences et d'être intégrés aussi près que possible de la technologie CMOS afin de minimiser les pertes de système/interconnexion.
Les semi-conducteurs à base de Sb pour les transistors HBT GaAsSb apparaissent comme des matériaux très prometteurs,
pour ses propriétés électriques afin d'intégrer la couche de base du transistor Il est donc nécessaire de produire des contacts électriques de haute performance sur ce type de semi-conducteur, tout en restant compatible avec la fabrication de la couche de base du transistor, tout en restant compatible avec les processus de fabrication des plates-formes technologiques Si Fab et les plates-formes technologiques Si Fab
Cette thèse vous permettra d'acquérir un large éventail de connaissances, de bénéficier de l'environnement technologique riche de la salle blanche de 300 et 200 mm et de la caractérisation nanométrique. Vous collaborerez avec des équipes pluridisciplinaires pour développer une compréhension approfondie des contacts ohmiques et analyser les mesures effectuées.
Plusieurs aspects du couple métal-semi-conducteur, Ni ou Ti sur p GaAs), ou Ni ou Ti p GaAsSb seront étudiés:
-Identifier les solutions humides et plasma permettant l'élimination de l'oxyde natif GaAsSb sans endommager la surface.
-Caractériser le niveau de dopage de l'épitaxie GaAs et GaAsSb (effet Hall, SIMS, TEM).
-Comprendre la séquence de phases pendant le recuit entre le semi-conducteur et le métal avec XRD et Tof SIMS.
Gérer la formation des alliages intermétalliques pour ne pas détériorer l'interface de contact (observations TEM).
-Évaluer les propriétés électriques du contact à l'aide de structures TLM, de la résistivité spécifique du contact, la résistance de couche du semi-conducteur et de la longueur de transfert. L'étudiant sera une force motrice pour effectuer des tests électriques sur les équipements de mesure.
------------------------------------------------------------------------------------------------------------------------------------------------------------------------
------------------------------------------------------------------------------------------------------------------------------------------------------------------------
Join CEA LETI for an exciting technological journey! Immerse yourself in the world of III V
based transistors integrated on compatible CMOS circuits for 6 G future communications
This thesis offers the chance to work on a ambitious project, with potential to continue into
a thesis If you're curious, innovative, and eager for a challenge, this opportunity is perfect
for you!
As the consumption of digital content continues to grow, we can foresee that 6 G
communication systems will have to find more capacity to support the increase in traffic
New Sub THz frequencies based systems are a huge opportunity to increase data rate but
are very challenging to build and maturate the power amplifier required to transmit a
signal will have to offer sufficient power and energy efficiency which is not obtained with
actual silicon technology InP based HBTs (Heterojunction Bipolar Transistors) developed
on large Silicon substrates have the potential to meet the requirements and be integrated
as close as possible to the CMOS circuits to enable minimal system/interconnect losses
Sb based semiconductors for GaAsSb HBT are emerging as highly promising materials,
especially for its electrical properties to integrate the Base layer of the Transistor It is
therefore necessary to produce high performance electrical contacts on this type of
semiconductor while remaining compatible with the manufacturing processes of the Si Fab
technology platforms
Throughout
this thesis, you will gain a broad spectrum of knowledge, beneficiate from the
rich technical environment of the 300 200 mm clean room and the nano characterization
platform You will collaborate with multidisciplinary teams to develop a deep understanding
of the ohmic contacts and analyse existing measurements Several apsects of the metal
(Ni or Ti p GaAs 1 x Sb x contact will be investigated
•Identify wet and plasma solutions allowing the GaAsSb native oxide removing without
damaging the surface with XPS and AFM
•Characterize GaAs 1 x Sb x epitaxy doping level (Hall effect, SIMS, TEM)
•Understand the phase sequence during annealing between the semiconductor and the
metal with XRD and Tof SIMS Manage this intermetallic alloys formation to not
deteriorate the contact interface (TEM image associated)
•Evaluate electrical contact properties using TLM structures Measurement of the
specific contact resistivity, sheet resistance of the semiconductor ant transfer length
associated The student will be a motive force to perform electrical tests on an automatic prober
------------------------------------------------------------------------------------------------------------------------------------------------------------------------
------------------------------------------------------------------------------------------------------------------------------------------------------------------------
Pôle fr : Direction de la Recherche Technologique
Pôle en : Technological Research
Département : Département des Plateformes Technologiques (LETI)
Service : Service des procédés de Dépôts
Laboratoire : Laboratoire
Date de début souhaitée : 01-10-2025
Ecole doctorale : Electronique, Electrotechnique, Automatique, Traitement du Signal (EEATS)
Directeur de thèse : BARON Thierry
Organisme : CNRS
Laboratoire : LTM/CNRS-UJF Materiaux - Epitaxie
intégrés sur des circuits CMOS compatibles pour les communications 6 G du futur. Cette thèse offre l'opportunité de travailler sur un projet ambitieux,si vous êtes curieux, innovant et avide de défis, cette opportunité est parfaite pour vous !
Alors que la consommation de contenu numérique continue de croître, les systèmes de communication 6 G devront trouver plus de capacité pour supporter l'augmentation du trafic. Les nouveaux systèmes basés sur des fréquences inférieures à THZ offrent une énorme possibilité d'augmenter le débit de données, mais ils sont très difficiles à construire et à mettre au point. La construction et la maturation de l'amplificateur de puissance nécessaire à la transmission d'un signal constituent un défi de taille.
L'amplificateur de puissance nécessaire pour transmettre un signal devra offrir une puissance et une efficacité énergétique suffisantes, ce qui n'est pas possible avec la technologie actuelle sur silicium. Les HBT (transistors bipolaires à hétérojonction) à base d'InP développés sur des plateformes silicium ont l'avantage de pouvoir être utilisés dans les systèmes à base de silicium sur ded substrats silicium de grande taille ont le potentiel de répondre aux exigences et d'être intégrés aussi près que possible de la technologie CMOS afin de minimiser les pertes de système/interconnexion.
Les semi-conducteurs à base de Sb pour les transistors HBT GaAsSb apparaissent comme des matériaux très prometteurs,
pour ses propriétés électriques afin d'intégrer la couche de base du transistor Il est donc nécessaire de produire des contacts électriques de haute performance sur ce type de semi-conducteur, tout en restant compatible avec la fabrication de la couche de base du transistor, tout en restant compatible avec les processus de fabrication des plates-formes technologiques Si Fab et les plates-formes technologiques Si Fab
Cette thèse vous permettra d'acquérir un large éventail de connaissances, de bénéficier de l'environnement technologique riche de la salle blanche de 300 et 200 mm et de la caractérisation nanométrique. Vous collaborerez avec des équipes pluridisciplinaires pour développer une compréhension approfondie des contacts ohmiques et analyser les mesures effectuées.
Plusieurs aspects du couple métal-semi-conducteur, Ni ou Ti sur p GaAs), ou Ni ou Ti p GaAsSb seront étudiés:
-Identifier les solutions humides et plasma permettant l'élimination de l'oxyde natif GaAsSb sans endommager la surface.
-Caractériser le niveau de dopage de l'épitaxie GaAs et GaAsSb (effet Hall, SIMS, TEM).
-Comprendre la séquence de phases pendant le recuit entre le semi-conducteur et le métal avec XRD et Tof SIMS.
Gérer la formation des alliages intermétalliques pour ne pas détériorer l'interface de contact (observations TEM).
-Évaluer les propriétés électriques du contact à l'aide de structures TLM, de la résistivité spécifique du contact, la résistance de couche du semi-conducteur et de la longueur de transfert. L'étudiant sera une force motrice pour effectuer des tests électriques sur les équipements de mesure.
------------------------------------------------------------------------------------------------------------------------------------------------------------------------
------------------------------------------------------------------------------------------------------------------------------------------------------------------------
Join CEA LETI for an exciting technological journey! Immerse yourself in the world of III V
based transistors integrated on compatible CMOS circuits for 6 G future communications
This thesis offers the chance to work on a ambitious project, with potential to continue into
a thesis If you're curious, innovative, and eager for a challenge, this opportunity is perfect
for you!
As the consumption of digital content continues to grow, we can foresee that 6 G
communication systems will have to find more capacity to support the increase in traffic
New Sub THz frequencies based systems are a huge opportunity to increase data rate but
are very challenging to build and maturate the power amplifier required to transmit a
signal will have to offer sufficient power and energy efficiency which is not obtained with
actual silicon technology InP based HBTs (Heterojunction Bipolar Transistors) developed
on large Silicon substrates have the potential to meet the requirements and be integrated
as close as possible to the CMOS circuits to enable minimal system/interconnect losses
Sb based semiconductors for GaAsSb HBT are emerging as highly promising materials,
especially for its electrical properties to integrate the Base layer of the Transistor It is
therefore necessary to produce high performance electrical contacts on this type of
semiconductor while remaining compatible with the manufacturing processes of the Si Fab
technology platforms
Throughout
this thesis, you will gain a broad spectrum of knowledge, beneficiate from the
rich technical environment of the 300 200 mm clean room and the nano characterization
platform You will collaborate with multidisciplinary teams to develop a deep understanding
of the ohmic contacts and analyse existing measurements Several apsects of the metal
(Ni or Ti p GaAs 1 x Sb x contact will be investigated
•Identify wet and plasma solutions allowing the GaAsSb native oxide removing without
damaging the surface with XPS and AFM
•Characterize GaAs 1 x Sb x epitaxy doping level (Hall effect, SIMS, TEM)
•Understand the phase sequence during annealing between the semiconductor and the
metal with XRD and Tof SIMS Manage this intermetallic alloys formation to not
deteriorate the contact interface (TEM image associated)
•Evaluate electrical contact properties using TLM structures Measurement of the
specific contact resistivity, sheet resistance of the semiconductor ant transfer length
associated The student will be a motive force to perform electrical tests on an automatic prober
------------------------------------------------------------------------------------------------------------------------------------------------------------------------
------------------------------------------------------------------------------------------------------------------------------------------------------------------------
Pôle fr : Direction de la Recherche Technologique
Pôle en : Technological Research
Département : Département des Plateformes Technologiques (LETI)
Service : Service des procédés de Dépôts
Laboratoire : Laboratoire
Date de début souhaitée : 01-10-2025
Ecole doctorale : Electronique, Electrotechnique, Automatique, Traitement du Signal (EEATS)
Directeur de thèse : BARON Thierry
Organisme : CNRS
Laboratoire : LTM/CNRS-UJF Materiaux - Epitaxie
Nature du financement
Financement public/privé
Précisions sur le financement
Présentation établissement et labo d'accueil
CEA Université Grenoble Alpes Laboratoire
Pôle fr : Direction de la Recherche Technologique
Pôle en : Technological Research
Département : Département des Plateformes Technologiques (LETI)
Service : Service des procédés de Dépôts
Profil du candidat
Ingénieur ou master en physique ou chimie
Postuler
Fermer
Vous avez déjà un compte ?
Nouvel utilisateur ?
Besoin d'informations sur l'ABG ?
Vous souhaitez recevoir nos infolettres ?
Découvrez nos adhérents
Groupe AFNOR - Association française de normalisation
CESI
Généthon
Aérocentre, Pôle d'excellence régional
MabDesign
SUEZ
MabDesign
ASNR - Autorité de sûreté nucléaire et de radioprotection - Siège
CASDEN
ONERA - The French Aerospace Lab
Ifremer
PhDOOC
Tecknowmetrix
Nokia Bell Labs France
ADEME
TotalEnergies
ANRT
Institut Sup'biotech de Paris
Laboratoire National de Métrologie et d'Essais - LNE